[發布日期：2023-05-30 16:51:15] 點擊：
WLCSP(Wafer-Level Chip-Scale Package)是一種將晶圓級封裝(WLP)和芯片尺寸封裝(CSP)合為一體的封裝技術。芯片尺寸封裝(CSP)是指整個package的麵積相比於silicon總麵積不超過120%的封裝技術。該技術有效促進集成電路的小型化，但是其不適合服務器級處理器的應用。晶圓級封裝(WLP)是指在晶圓前道工序完成後，直接對晶圓進行封裝，再切割分離成單一芯片，相對於傳統封裝將晶圓切割成單個芯片後再進行封裝，WLP 技術在封裝成本和生產效率等方麵具有明顯的優勢。目前大部分先進封裝，比如英特爾的Foveros係列，台積電的SOIC, InFO等等都是基於晶圓級的。WLCSP則是巧妙地結合上述兩種封裝方式的優點。相比於傳統的引線鍵合，WLCSP最大特點就是封裝體積小，互聯路徑短。WLCSP的應用非常廣泛，相比於引線鍵合工藝能夠更好地滿足便攜式電子設備、智能手機、平板電腦、可穿戴設備等小型高集成度產品的需求。但是WLCSP也是有其局限性的，因其可用於bump的麵積受silicon麵積限製，所以總共的IO(input/output)數量有限，通常其IO密度也相對較低。
WLCSP可以從有無重布線層來分成兩種結構類型：直接凸塊BOP (bump on pad)和重布層RDL(Redistribution Layer)。直接凸塊WLCSP包含一個可選的介電層(常見的有聚酰亞胺，苯並環丁烯 和聚苯並雙惡唑等)，這個層用作有源裸片表麵上的應力緩衝器。該介電層覆蓋了除連接焊盤開窗區域(pad opening)之外的整個裸片麵積。在這些開窗區域之上濺射或電鍍凸塊下金屬層(UBM)。UBM是不同金屬層的堆疊，包括抗擴散層、潤濕層和抗氧化層。然後通過植球回流焊方式來形成焊球或者銅柱加錫膏凸塊。與直接凸塊WLCSP不同的是，重布層WLCSP使用兩層或者更多的介電層。第一層介電層和BOP工藝一樣附在裸片上。然後通過光刻顯影薄膜沉積電鍍等工藝在介電層上形成金屬層。金屬層通過垂直通孔和芯片的pads相連。如果集成度比較高的話，可能需要更多層的重布線。接下去需要在金屬層上再敷上一層介電層，然後在介電層打孔形成vias。然後類似於第一層金屬層的流程來完成製造第二層金屬層。同樣的方法，還可以繼續用類似的工藝增加更多的重布線層。目前重布線層一般不超過4層。最後在表麵塗布表麵介電層，然後通過植球形成C4或者帶銅柱的C2 bumps。
擴展閱讀：
台灣ELT的全自動晶圓級蜜桃视频APP免费下载污係統，區別於傳統使用滾輪壓式的貼膜機，創新采用真空貼膜+壓膜後切膜的專利技術。幹膜先預鋪設(不與基材接觸)，腔體抽真空後進行貼壓膜，配合以震蕩式軟性氣囊的多段熱壓作用，尤其適合晶圓表麵具有凹凸起伏結構圖案的貼壓膜製程。如：Flip Chip製程的NCF壓膜、Fan-out製程的Mold sheet壓膜以及3D-IC製程所需的TSV填孔等。可實現近乎完美無91夜夜蜜桃臀一区二区三区及業界最高深寬比(1:20)填充的貼壓膜;可兼容匹配8”及12”晶圓封裝工藝。內部搭配自動切割係統，壓膜後設備切割係統進行裁膜，匹配多種幹膜材料，還可擴充壓膜腔體進行二次表麵整平壓合，無須另外加裝整平係統，節省成本。另外，手動型號還可鋪設離型膜，可避免壓膜中所造成的殘膠影響。
